



عملي

3

13

1560 sp

كلية الهندسة المعلوماتية

السنة الثالثة

تصميم وحدة التحكم (1) Control Unit



عملي مشترك

محتوى مجاني غير مخصص للبيع التجاري

RB Informatics; 29/10/2024

بنیان الحواسيب 2

أنماط العنوان

العنوان بالسجل Register Addressing

معامل التعليم عبارة عن سجل كما في التعليم:

R-Type

$\text{add } \$R1, R2, \$R3 \Leftrightarrow \$R1 = \$R2 + \$R3$

العنوان الفورية Immediate Addressing

معامل التعليم عدد ثابت ضمن التعليم كما في التعليم:

I-type

$\text{addi } \$R1, R2, 2 \Leftrightarrow \$R1 = \$R2 + 2$

العنوان المباشرة Direct Addressing

معامل التعليم عبارة عن عنوان موقع بالذاكرة كما في التعليم:

Add-D \$R, [40h]

h: الترميز بالـ Hexa

(40h هي عنوان موقع بالذاكرة يتضمن القيمة المطلوب جمعها مع السجل)

العنوان غير المباشرة Indirect Addressing

معامل التعليم عبارة عن عنوان لعنوان موقع آخر في الذاكرة كما في التعليم:

Add-ID \$R, @40h

(الموقع ذو العنوان 40h يحوي عنوان موقع آخر في الذاكرة)


وذلك الموقع الآخر فيه القيمة الواجب جمعها مع السجل)

1

2

3

4



90 هي القيمة العددية التي سيتم جمعها مع السجل R بالحالتين

أي ذاكرة تحتوي على خطوط لا address وخطوط لا data حيث:


- Address: عنوان الذاكرة.
- Data: محتوى عنوان الذاكرة.

نريد تصميم معالج فيه المواصفات التالية:

عرض ممر المعطيات وكلمة الذاكرة وعرض التعليم يساوي 16 bits، خطوط العنونة 12 bits، والعنونة بالكلمة، وفيه السجلات: (السجلات للحفظ)

- IR (Instruction Register): سجل التعليمه
يحتوي عادة إما التعليمه (instr) أو رمز التعليمه (op code) بعرض 4 bits.
- AR (Address Register): سجل العنونة
يحتوي عنوان الذاكرة لأي موقع تتم قراءته أو الكتابة عليه بعرض 12 bits.
(لا يمكن لأي Address أن يُطلب من الذاكرة أو يدخل الذاكرة إلى عن طريق AR)
- DR (Data Register): سجل المعطيات
ويحتوي المعطيات التي تتم قراءتها / كتابتها في الذاكرة أو يسمى MDR / MBR بعرض 16 bits.

- PC (Program Counter): عداد البرنامج
يخزن عنوان التعليمه التالية ليتم جلبها إلى المعالج للتنفيذ بعرض 12 bits.
- AC (Accumulator): سجل المراكم
بعرض 16 bits.
يوصل إلى أحد مداخل وحدة الحساب والمنطق ALU وإلى خرجها.
- R (User Register): سجل المستخدم
بعرض 16 bits.




التعليمة مؤلفة من الحقلين:

رمز التعليمة op code، ومعامل التعليمة operand:

op	Operand
4 bits	12 bits

ويمكن للمعالج تنفيذ التعليمات الستة التالية:



العنوان هنا هو قيمة فورية Immediate



How do we change the world?
One random act of kindness at
a time.

بفرض أن التعليمية الأولى في برنامج (مكتوب بلغة هذا المعالج) تبدأ عند العنوان $PC = 400$ ، والعنونة بالكلمة word addressed، كما ذكر بنص المسألة، فما هو عنوان التعليمية الثانية:

1- بفرض عرض التعليمية 16 bits.

2- بفرض عرض التعليمية 32 bits.

سابقاً في بنیان 1 كنا نقوم بالعنونة بال Byte حيث كانت الكلمة عبارة عن 4 bytes وبالتالي فإن PC يزداد بمقدار 4. لكن في هذا المعالج تغيرت العنونة للعنونة بالكلمة والكلمة عبارة عن 16 bits لكن بما أن العنونة بالكلمة فلا نهتم بأن الكلمة عبارة عن 16 bits، 32 bits، ... وإنما يكون لها عنوان مستقل أي أن عدد PC يزداد بمقدار 1 وليس 4 كما كنا نفعل سابقاً في بنیان 1.

■ بفرض عرض التعليمية 16 bits:

$$PC = 400 + 1 = 401$$

■ بفرض عرض التعليمية 32 bits:

$$PC = 400 + 1 = 401$$

لو كانت العنونة بالبايت Byte addressed - فرضاً - وبفرض أن أول تعليمية مخزنة بالعنوان $PC = 800$ فما هو عنوان التعليمية الثانية

1- بفرض أن عرض التعليمية 16 bits.

2- بفرض كان عرض التعليمية 32 bits.

■ عرض التعليمية 16 bits:

$$\begin{aligned} 16 \text{ bits} &= 2 \text{ byte} \\ PC &= 800 + 2 = 802 \end{aligned}$$

■ عرض التعليمية 32 bits:

$$\begin{aligned} 32 \text{ bits} &= 4 \text{ bytes} \\ PC &= 800 + 4 = 804 \end{aligned}$$

ما اكبر عدد تعليمات يمكن ترميزها حسب معطيات المسألة؟

■ $op = 4 \text{ bits}$ ترميز التعليمية على 4 bits

يبدأ الترميز من 0000 ← 1111

عدد التعليمات يتعلق بحقل op code لأن الحقل مخصص لترميز التعليمات وإعطاء كل تعليمية رمز فارق عن الأخرى.

$$op = 4 \text{ bits} \Rightarrow 2^4 = 16 \text{ instructions}$$

ما هو عدد كلمات الذاكرة التي يمكن عنونها حسب معطيات المسألة (حيث أن العنونة بالكلمة)؟

$$AR, PC = 12 \text{ bits} \Rightarrow 2^{12} = 4k \text{ words}$$


بفرض أن القيم الابتدائية للسجلات $AC = 6$, $R = 5$, $PC = 100$ وأن محتوى موقع الذاكرة الابتدائية هو

$M[@] = @ - 10$ ، مثلاً $M[100] = 90$ ، المطلوب:

ماهي قيم السجل PC والقيم في الوجهة النهائية (AC , R ، مواقع الذاكرة) بعد تنفيذ تسلسل التعليمات التالية:

الترتيب	التعليمات	PC	R	AC	$M[@]$
100	OR-R	101 نزيد عداد PC ليؤشر على التعليمة التالية	5 لم يحدث عليه أي تعديل	$110 \text{ or } 101 = 7$ $111_{(2)} = 7$ $AC \leftarrow AC \text{ or } R$	-
101	LDR-D 200	102	190 $M[200] = 190$ $R \leftarrow 190$	-	-
102	SUBM-D 50	103	-	-	$M[50] = 40 - 7$ $= 33$ $M[50] \leftarrow M[50] - AC$
103	LDR-ID 90	104	70 $R \leftarrow M[M[90]]$ $M[90] = 80$ $M[80] = 70$ $R \leftarrow 70$	-	-
104	JMP 107	107 التعليمة JMP تعديل فقط على PC	-	-	-
105 106	OR-R SUBM-D 80	لا يتم تنفيذ التعليمتين لأننا قمنا بالقفز إلى التعليمة 107			
107	NOP	108	-	-	-

لغة نقل السجلات (RTL (Register Transfer Language



- لغة RTL تعاملها مع السجلات فقط
- أي تكون إما بين:
 - سجل وسجل
 - سجل وذاكرة
 - ذاكرة وسجل
 - سجل وعملية حسابية أو منطقية

- مرحلة جلب التعليم Fetch وزيادة العداد PC، يتضمن جلب قراءة التعليم من الذاكرة وحتى حفظها في سجل التعليم IR، ويمر بثلاث مراحل:

F1: $AR \leftarrow PC$


F2: $DR \leftarrow M[AR] ; PC \leftarrow PC+1$

F3: $IR \leftarrow DR(op) ; AR \leftarrow DR(x)$

يدل الرمز (;) على حدوث أكثر من تعليمة على التوازي في نفس التعليمة.

■ شرح المراحل الثلاث:

- F1: بداية نخرن عنوان التعليمة التي يتم قراءتها في AR لأنه كما نعلم لا يستطيع أي عنوان الدخول إلى الذاكرة أو الخروج منها إلا عن طريق تخزينه بال AR.
- F2: نخرن محتوى العنوان الذي يحمله AR في DR لأنه أيضاً نعلم أنه أي data لا تستطيع الدخول إلى الذاكرة أو الخروج منها إلا عن طريق تخزينها بال DR ونقوم بالزيادة على عداد PC في هذه المرحلة.
- F3: لدينا DR بعرض 16 bits و IR بعرض 4 bits فيتوضع في IR فقط رمز التعليمة op code أما المعاملات توضع في AR لأن أغلب الوقت التعامل يكون مع الذاكرة.



“We must accept finite disappointment, but never lose infinite hope.”

اكتب مراحل تنفيذ التعليمات الستة السابقة بلغة نقل السجلات RTL.

1. مراحل تعليمة OR-R:

1, 2, 3	fetch
4	OR-R : $AC \leftarrow AC \text{ or } R$

4 مراحل

2. مراحل تعليمة LDR-D:

1, 2, 3	fetch
4	LDR-D1 : $DR \leftarrow M[AR]$
5	LDR-D2: $R \leftarrow DR$

5 مراحل

■ لا يمكن أن نضع بين قوسين $M[AR]$ سوا AR .

■ لا يمكن أن يكون سهم $M[AR]$ متجهاً سوا إلى DR

3. مراحل تعليمة SUBM-D:

1, 2, 3	fetch
4	SUBM-D1: $DR \leftarrow M[AR]$
5	SUBM-D2: $AC \leftarrow DR - AC$
6	SUBM-D3: $DR \leftarrow AC$
7	SUBM-D4: $M[AR] \leftarrow DR$

7 مراحل

■ $AC \leftarrow DR - AC$ لأن AC عند مدخل ومخرج ALU بالتالي أي ناتج لعملية حسابية أو منطقية يجب أن يوضع بالسجل AC .

4. مراحل تعليمة LDR-ID:

1, 2, 3	fetch
4	LDR-ID1: DR $\leftarrow$ M[AR]
5	LDR-ID1: AR $\leftarrow$ DR
6	LDR-ID1: DR $\leftarrow$ M[AR]
7	LDR-ID1: R $\leftarrow$ DR

7 مراحل

5. مراحل تعليمة JMP:

1, 2, 3	fetch
4	JMP: PC $\leftarrow$ DR(x)

4 مراحل

- يوضع DR(x) وليس AR لأن AR لا address فقط.
- عند رؤية تعليمة JMP التعديل يكون على PC فقط.

6. مراحل تعليمة NOP:

1, 2, 3	fetch
4	NOP: Do nothing

4 مراحل

Do something today that your future self
will thank you for.

عدد الحالات states:

	3	fetch
+	1	OR-R
+	2	LDR-D
+	4	SUBM-D
+	4	LDR-ID
+	1	JMP
+	1	NOP
16 حالة		

بفرض كانت القيم الابتدائية للسجل $PC = 0x08E$ ، $R = 0x25$ وكان محتوى الكلمة الذاكرة ذات العنوان $0x08E$ هو تعليمة LDR-D، ماهي قيم السجلات PC ، AR ، DR ، IR ، R خلال كل مرحلة من مراحل جلب وتنفيذ التعليمة:

LDR-D $0x090$


address	Content
08A	901E
08B	0A1F
08C	2041
08D	601E
08E	5090
08F	0020
090	3020
091	211

State	PC	AR	IC	DR	R
F1: $AR \leftarrow PC$	$0x08E$	$0x08E$	-	-	-
F2: $DR \leftarrow M[AR]$; $PC \leftarrow PC+1$	$0x08F$	$0x08E$	-	$0x5090$	-
F3: $IR \leftarrow DR(op)$; $AR \leftarrow DR(x)$	$0x08F$	$0x090$	$0x5$	$0x5090$	-
LDR-D1: $DR \leftarrow M[AR]$	$0x08F$	$0x090$	$0x5$	$0x3020$	-
LDR-D2: $R \leftarrow DR$	$0x08F$	$0x090$	$0x5$	$0x3020$	$0x3020$

حل الوظائف

وظيفة 1

بفرض لدينا آلة منتهية الحالات لها مخطط الحالات المرفق تقوم بكشف تسلسل من البتات، ماهو التسلسل الذي تكشفه؟ وهل هي تصميم ميلي أم مور؟ اختر الإجابة الصحيحة مما يلي:



- 1- تكشف التسلسل "110" وهي آلة ميلي.
- 2- تكشف التسلسل "100" وهي آلة ميلي.
- 3- تكشف التسلسل "110" وهي آلة مور.
- 4- تكشف التسلسل "10" وهي آلة مور.
- 5- تكشف التسلسل "101" وهي آلة ميلي.
- 6- تكشف التسلسل "1011" وهي آلة ميلي.

1. بما أن الخرج أثناء الانتقال كما هو موضح في مخطط الحالات فالآلة هي تصميم ميلي.

2. التسلسل الذي تكشفه الآلة:

بداية يجب أن يكون هناك انتقال إلى حالة تالية للوصول إلى الحالة التي يكون خرجها 1، لنتابع مع مخطط الحالات:

■ في الحالة a:

الدخل 0 ← الخرج 0 لا يوجد انتقال إلى حالة أخرى.

الدخل 1 ← الخرج 0 يوجد انتقال إلى حالة أخرى وهي b، هذا يعني أن بداية التسلسل المطلوب هي 1.

■ في الحالة b:

الدخل 1 ← الخرج 0 لا يوجد انتقال إلى حالة أخرى.

الدخل 0 ← الخرج 0 يوجد انتقال إلى حالة أخرى وهي c، هذا يعني أن التسلسل أصبح 10.

■ في الحالة c: وهي الحالة الأخيرة التي عندها نبحث عن الخرج 1.

الدخل 0 ← الخرج 0


الدخل 1 ← الخرج 1

وصلنا للخرج المطلوب وبالتالي 101 هو التسلسل الذي نبحث عنه فالجواب الصحيح هو:

5- الآلة تكشف التسلسل "101" وهي آلة ميلي.

وظيفة 2

بفرض لدينا آلة منتهية الحالات لها مخطط الحالات المرفق دخلها W وخرجها Z، المطلوب استنتاج جدول الانتقالات ومعادلات الحالة المستقبلية والخرج، ثم رسم الدارة النهائية، وهل هي تصميم ميلي أم مور؟ افترض ترميز الحالات كالتالي:



- الآلة هي تصميم مور لأن الخرج متاح بعد الانتقال كما هو موضح في مخطط الحالات.
- استنتاج جدول الانتقالات / الخرج اعتماداً على مخطط الحالات:

Present state P1P0	الدخل W	Next state N1N0
S0 (00)	0	00
S0 (00)	1	01
S1 (01)	0	00
S1 (01)	1	11
S2 (11)	0	00
S2 (11)	1	11

Transition Table

Present state P1P0	Output Z
S0 (00)	0
S1 (01)	0
S2 (11)	1

Output Table

■ استخدام جداول كارنو لاستنتاج معادلات الحالة المستقبلية، واستنتاج معادلات الخرج:

W \ P1P0	0	1
00	0	0
01	0	1
11	0	1
10	x	x

$$N1 = W \cdot P0$$

W \ P1P0	0	1
00	0	1
01	0	1
11	0	1
10	x	x

$$N0 = W$$

■ استنتاج معادلة الخرج:

P1P0	Z
S0 (00)	0
S1 (01)	0
S2 (11)	1
10	x


$$Z = P1$$

رسم الدارة النهائية حسب المعادلات السابقة:

$$N0 = W$$

$$N1 = W \cdot P0$$

$$Z = P1$$



See you next lecture.